(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-109384 (P2003-109384A)

(43)公開日 平成15年4月11日(2003.4.11)

(51) Int.Cl. ⁷	識別記号	F I	テーマコード(参考)
G11C 16/02	2	G 0 6 F 12/16	310R 5B018
G06F 12/16	310	G 1 1 C 17/00	611Z 5B025

審査請求 有 請求項の数8 OL (全 15 頁)


(21)出願番号	特願2001-301789(P2001-301789)	(71)出願人 500323188
		東京エレクトロンデバイス株式会社
(22)出顧日	平成13年9月28日(2001.9.28)	神奈川県横浜市都筑区東方町1番地
		(72)発明者 吉井 武男
		神奈川県横浜市都筑区東方町1番地 東京
		エレクトロンデバイス株式会社内
		(72)発明者 志水 政彦
		神奈川県横浜市都筑区東方町1番地 東京
		エレクトロンデバイス株式会社内
		(74)代理人 100095407
		弁理士 木村 満
		Fターム(参考) 5B018 GA04 HA21 NA06 QA15
		5B025 AD00 AD01 AD04 AE05 AF01

(54) 【発明の名称】 データ書込装置、データ書込制御方法及びプログラム

(57)【要約】

置に効率的に同一のデータを記憶させるためのデータ書 込装置及びデータ書込制御方法を提供することである。 【解決手段】 NANDフラッシュメモリコントローラ CNは、NANDフラッシュメモリN-1~N-n(n は自然数)が記憶するエラーフラグに基づき、書き込み 対象のデータがあるメモリブロックのアドレスを各々の NANDフラッシュメモリ毎に決定する。そして、書き 込み対象のデータの同一部分をNANDフラッシュメモ リN-1~N-nに記憶させるため、決定した各アドレ スを該当するNANDフラッシュメモリにラッチさせ、 当該部分を一括してNANDフラッシュメモリN-1~ N-nに供給する。アドレスは複数回に分けてラッチさ せ、各アドレスを構成する複数個の部分のうち、複数の NANDフラッシュメモリに共通している部分は、該当 する複数のNANDフラッシュメモリに一括してラッチ させる。

【課題】 不良メモリブロックを含み得る複数の記憶装



【特許請求の範囲】

【請求項1】アドレスを割り当てられた複数のメモリブロックをそれぞれ含む複数の記憶装置に互いに同一のデータを記憶させるためのデータ書込装置であって、

各記憶装置は、シリアルデータの入力を指示するストアコマンド及びアドレスを供給された後に書き込む対象のデータを供給され、最後に書き込みを指示するライトコマンドを供給されたとき、当該アドレスを割り当てられたメモリブロックに当該データを記憶する手段と、不良のメモリブロックを特定するエラー情報を供給する手段とを備えるものであり、

各記憶装置よりエラー情報を取得し、取得したエラー情報に基づき、同一のデータを記憶するメモリブロックのアドレスを記憶装置毎に決定するアドレス決定手段と、各記憶装置にストアコマンドを供給し、同一のデータを記憶する各メモリブロックを示すものとして決定された各アドレスを記憶装置別に供給した後、当該データを各記憶装置に一括して供給し、最後にライトコマンドを供給することにより各該メモリブロックにデータを記憶させる書込手段と、を備える、

ことを特徴とするデータ書込装置。

【請求項2】各記憶装置は、アドレスの供給を複数個に 分けて受けるものであり、

前記書込手段は、記憶装置別に供給する各アドレスを構成する複数個の部分のうち、複数の記憶装置に共通している部分を、当該複数の記憶装置に一括して供給する、ことを特徴とする請求項1に記載のデータ書込装置。

【請求項3】各記憶装置は、データを記憶した後、当該 データが正常に記憶された否かを判別して判別結果を前 記書込手段に通知する手段を備えるものであり、

前記書込手段は、データが正常に記憶されていないことを示す判別結果を通知されたとき、当該判別結果を通知した記憶装置のメモリブロックのうちから、当該データを新たに記憶させる対象のメモリブロックを決定し、正常に記憶されなかったデータを当該メモリブロックに記憶させる手段を備える、

ことを特徴とする請求項1又は2に記載のデータ書込装 置。

【請求項4】前記書込手段は、データを記憶させるべきメモリブロックが不足する記憶装置があるか否かを判別し、あると判別したとき、当該記憶装置のメモリブロックに当該データ以降のデータを記憶させるのを停止する手段を備える、

ことを特徴とする請求項1、2又は3に記載のデータ書 込装置。

【請求項5】前記記憶装置は、NAND型フラッシュメモリより構成されている、

ことを特徴とする請求項1乃至4のいずれか1項に記載のデータ書込装置。

【請求項6】前記記憶装置は、AND型フラッシュメモ

リより構成されている、

ことを特徴とする請求項1乃至4のいずれか1項に記載のデータ書込装置。

【請求項7】アドレスを割り当てられた複数のメモリブロックをそれぞれ含む複数の記憶装置に互いに同一のデータを記憶させるためのデータ書込方法であって、

各記憶装置は、シリアルデータの入力を指示するストアコマンド及びアドレスを供給された後に書き込む対象のデータを供給され、最後に書き込みを指示するライトコマンドを供給されたとき、当該アドレスを割り当てられたメモリブロックに当該データを記憶する手段と、不良のメモリブロックを特定するエラー情報を供給する手段とを備えるものであり、

各記憶装置よりエラー情報を取得し、取得したエラー情報に基づき、同一のデータを記憶するメモリブロックのアドレスを記憶装置毎に決定し、

各記憶装置にストアコマンドを供給し、同一のデータを記憶する各メモリブロックを示すものとして決定された各アドレスを記憶装置別に供給した後、当該データを各記憶装置に一括して供給し、最後にライトコマンドを供給することにより各該メモリブロックにデータを記憶させる、

ことを特徴とするデータ書込制御方法。

【請求項8】 コンピュータを、

シリアルデータの入力を指示するストアコマンド及びアドレスを供給された後に書き込む対象のデータを供給され、最後に書き込みを指示するライトコマンドを供給されたとき、当該アドレスを割り当てられたメモリブロックに当該データを記憶する手段と、不良のメモリブロックを特定するエラー情報を供給する手段とを各々備える複数の記憶装置よりエラー情報を取得し、取得したエラー情報に基づき、同一のデータを記憶するメモリブロックのアドレスを記憶装置毎に決定するアドレス決定手段と、

各記憶装置にストアコマンドを供給し、同一のデータを記憶する各メモリブロックを示すものとして決定された各アドレスを記憶装置別に供給した後、当該データを各記憶装置に一括して供給し、最後にライトコマンドを供給することにより各該メモリブロックにデータを記憶させる書込手段と、

して機能させるためのプログラム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、データ書込装置 及びデータ書込制御方法に関し、特に、複数の記憶装置 に同一のデータを書き込むためのデータ書込装置及びデ ータ書込制御方法に関する。

[0002]

【従来の技術】小型の記憶装置として、フラッシュメモリが用いられている。フラッシュメモリには、大別して

NOR型、NAND型、AND型がある。NOR型のフラッシュメモリは、1バイト単位でのランダムアクセスが可能である。しかし、NAND型やAND型のフラッシュメモリに比べると、高価であり、集積度が低い。一方、NAND型やAND型のフラッシュメモリは、NOR型のフラッシュメモリに比べると、安価で集積度が高いため、広く用いられている。NAND型のフラッシュメモリとしては、例えば、東芝社製の「TH58512FT」などがある。

[0003]

【発明が解決しようとする課題】しかし、NAND型やAND型のフラッシュメモリは、記憶領域を構成するメモリブロックのうちに含まれる不良メモリブロック(データを正常に記憶できないメモリブロック)の割合が無視できないほど大きい。従って、複数のNAND型(あるいはAND型)フラッシュメモリに同一のデータを書き込むためにアドレシングを並列的に行っても、正常に書き込みができない場合が多い。

【0004】このため、複数のNAND型(あるいはAND型)フラッシュメモリに同一のデータを書き込む場合は、フラッシュメモリに個別にチップイネーブル信号などの制御信号を供給するなどして、個々のフラッシュメモリに順次にデータの書き込みを行っていた。

【0005】しかし、この手法によった場合、データを書き込む対象のNAND型(あるいはAND型)フラッシュメモリが大量であると、書き込みを完了するのに要する時間が極めて長くなって非効率的である。このため、所定のデータがプリインストールされたNAND型(あるいはAND型)フラッシュメモリを含む製品を量産することは、従来極めて困難であった。

【0006】この発明は上記実状に鑑みてなされたもので、不良メモリブロックを含み得る複数の記憶装置に効率的に同一のデータを記憶させるためのデータ書込装置及びデータ書込制御方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記目的を達成するため、この発明の第1の観点にかかるデータ書込装置は、アドレスを割り当てられた複数のメモリブロックをそれぞれ合む複数の記憶装置に互いに同一のデータを記憶させるためのデータ書込装置であって、各記憶装置は、シリアルデータの入力を指示するストアコマンド及びアドレスを供給された後に書き込む対象のデータを供給され、最後に書き込みを指示するライトコマンドを供給されたとき、当該アドレスを割り当てられたメモリブロックに当該データを記憶する手段と、不良のメモリブロックを特定するエラー情報を供給する手段とを備えるもしたエラー情報に基づき、同一のデータを記憶するメモリブロックのアドレスを記憶装置毎に決定するアドレス決定手段と、各記憶装置にストアコマンドを供給し、同一の

データを記憶する各メモリブロックを示すものとして決定された各アドレスを記憶装置別に供給した後、当該データを各記憶装置に一括して供給し、最後にライトコマンドを供給することにより各該メモリブロックにデータを記憶させる書込手段と、を備える、ことを特徴とする

【0008】このようなデータ書込装置によれば、データを記憶させるメモリブロックが記憶装置毎に個別に決定された上、記憶させるべきデータは一括して供給される。従って、これらの記憶装置は、不良ブロックを含んでいても、効率的に同一のデータを記憶する。なお、シリアルデータは1ビット毎に順次伝送されるデータには限られず、いわゆるバイトシリアル構成のデータ(1バイト毎に順次伝送されるデータ)等、複数ビット毎に順次伝送されるデータも含む。

【0009】各記憶装置は、アドレスの供給を複数個に分けて受けるものであってもよい。この場合、前記書込手段は、記憶装置別に供給する各アドレスを構成する複数個の部分のうち、複数の記憶装置に共通している部分を、当該複数の記憶装置に一括して供給するものであってもよい。このような構成を有することにより、データを記憶させるメモリブロックのアドレスも、その共通部分が一括して複数の記憶装置に供給されるので、データを記憶させるために要する時間は更に短縮される。

【0010】各記憶装置は、データを記憶した後、当該データが正常に記憶された否かを判別して判別結果を前記書込手段に通知する手段を備えるものであってもよい。この場合、前記書込手段は、データが正常に記憶されていないことを示す判別結果を通知されたとき、当該判別結果を通知した記憶装置のメモリブロックのうちから、当該データを新たに記憶させる対象のメモリブロックを決定し、正常に記憶されなかったデータを当該メモリブロックに記憶させる手段を備えるものとすれば、たとえば後発的に不良のメモリブロックが生じた場合にも、記憶に失敗したデータが代わりのメモリブロックに確実に記憶される。

【0011】前記書込手段は、データを記憶させるべきメモリブロックが不足する記憶装置があるか否かを判別し、あると判別したとき、当該記憶装置のメモリブロックに当該データ以降のデータを記憶させるのを停止する手段を備えるものとすれば、データを記憶させるべきメモリブロックが存在しないにも係わらずデータの記憶を試みる無駄な処理が続くことが避けられ、データを記憶させる処理が更に効率的になる。

【0012】前記記憶装置は、具体的には、たとえばNAND型フラッシュメモリより構成されていてもよいし、また、AND型フラッシュメモリより構成されていてもよい。

【0013】また、この発明の第2の観点にかかるデータ書込制御方法は、アドレスを割り当てられた複数のメ

モリブロックをそれぞれ含む複数の記憶装置に互いに同 一のデータを記憶させるためのデータ書込方法であっ て、各記憶装置は、シリアルデータの入力を指示するス トアコマンド及びアドレスを供給された後に書き込む対 象のデータを供給され、最後に書き込みを指示するライ トコマンドを供給されたとき、当該アドレスを割り当て られたメモリブロックに当該データを記憶する手段と、 不良のメモリブロックを特定するエラー情報を供給する 手段とを備えるものであり、各記憶装置よりエラー情報 を取得し、取得したエラー情報に基づき、同一のデータ を記憶するメモリブロックのアドレスを記憶装置毎に決 定し、各記憶装置にストアコマンドを供給し、同一のデ 一タを記憶する各メモリブロックを示すものとして決定 された各アドレスを記憶装置別に供給した後、当該デー タを各記憶装置に一括して供給し、最後にライトコマン ドを供給することにより各該メモリブロックにデータを 記憶させる、ことを特徴とする。

【0014】このようなデータ書込制御方法によれば、データを記憶させるメモリブロックが記憶装置毎に個別に決定された上、記憶させるべきデータは一括して供給される。従って、これらの記憶装置は、不良ブロックを含んでいても、効率的に同一のデータを記憶する。

【0015】また、この発明の第3の観点にかかるプロ グラムは、コンピュータを、シリアルデータの入力を指 示するストアコマンド及びアドレスを供給された後に書 き込む対象のデータを供給され、最後に書き込みを指示 するライトコマンドを供給されたとき、当該アドレスを 割り当てられたメモリブロックに当該データを記憶する 手段と、不良のメモリブロックを特定するエラー情報を 供給する手段とを各々備える複数の記憶装置よりエラー 情報を取得し、取得したエラー情報に基づき、同一のデ ータを記憶するメモリブロックのアドレスを記憶装置毎 に決定するアドレス決定手段と、各記憶装置にストアコ マンドを供給し、同一のデータを記憶する各メモリブロ ックを示すものとして決定された各アドレスを記憶装置 別に供給した後、当該データを各記憶装置に一括して供 給し、最後にライトコマンドを供給することにより各該 メモリブロックにデータを記憶させる書込手段と、して 機能させるためのものであることを特徴とする。

【0016】このようなプログラムを実行するコンピュータは、データを記憶させるメモリブロックを記憶装置毎に個別に決定した上、記憶させるべきデータを一括して供給する。従って、これらの記憶装置は、不良ブロックを含んでいても、効率的に同一のデータを記憶する。【0017】

【発明の実施の形態】以下、この発明の実施の形態に係るデータ書込装置及びデータ書込制御方法を、フラッシュメモリ書込装置を例として説明する。

【0018】(第1の実施の形態)図1は、この発明の 第1の実施の形態にかかるフラッシュメモリ書込装置の 構成を示す図である。図示するように、このフラッシュメモリ書込装置は、NANDフラッシュメモリコントローラCNと、バスB1と、アドレスラッチイネーブル信号線B2-1~B2-n(nは後述するNANDフラッシュメモリの総数)と、コマンドラッチイネーブル信号線B3-1~B3-nと、リードイネーブル信号線B4-1~B4-nと、レディー信号線B5-1~B5-nとより構成されている。バスB1は、データを書き込む対象であるn個のNANDフラッシュメモリN-1~N-nに共通に接続されるデータ/アドレスバス及びライトイネーブル信号線とより構成されている。

【0019】NANDフラッシュメモリコントローラC Nは、バスB1を介して、NANDフラッシュメモリN 1~N-nの後述するデータ/アドレスバス及びライ トイネーブル端子に接続されている。また、NANDフ ラッシュメモリコントローラCNは、アドレスラッチイ ネーブル信号線 B 2 - k (k は 1 以上 n 以下の任意の整 数)を介して、NANDフラッシュメモリN-kのアド レスラッチイネーブル端子に接続されている。また、N ANDフラッシュメモリコントローラCNは、コマンド ラッチイネーブル信号線B3-kを介して、NANDフ ラッシュメモリN-kのコマンドラッチイネーブル端子 に接続されている。また、NANDフラッシュメモリコ ントローラCNは、リードイネーブル信号線B4-kを 介して、NANDフラッシュメモリN-kのリードイネ ーブル端子に接続されている。また、NANDフラッシ ュメモリコントローラCNは、レディー信号線B5-k を介して、NANDフラッシュメモリN-kのレディー 端子に接続されている。

【0020】NANDフラッシュメモリコントローラCNは、制御部及び記憶部より構成されている。NANDフラッシュメモリコントローラCNの制御部は、CPU(Central Processing Unit)等より構成されており、NANDフラッシュメモリコントローラCNの記憶部から、後述するデータ書き込みの処理を制御するプログラムを読み出して実行する。

【0021】NANDフラッシュメモリコントローラCNの記憶部は、PROM(Programmable Read Only Memory)等の不揮発性記憶装置と、RAM(Random Access Memory)等の揮発性記憶装置とより構成されている。NANDフラッシュメモリコントローラCNの記憶部が備える不揮発性記憶装置は、データ書き込みの処理を制御する上述のプログラムを予め記憶しており、NANDフラッシュメモリコントローラCNの制御部のワークエリアとして用いられる。

【0022】NANDフラッシュメモリN-k (kは1以上n以下の任意の整数) は、NAND型のEEPROM (Electrically Erasable/Programmable ROM) より構成されている。

【0023】図2は、NANDフラッシュメモリN-kの構成を示すブロック図である。図示するように、NANDフラッシュメモリN-kは、データ/アドレスバスと、入出力コントロール回路と、コマンドレジスタと、制御回路と、ステータスレジスタと、動作ロジックコントロール回路と、メモリセルアレイと、データレジスタと、アドレスレジスタと、ローアドレスバッファと、ローアドレスデコーダと、カラムバッファと、カラムデコーダとから構成される。

【0024】データ/アドレスバスは、外部の回路に接 続しており、複数ビットのビット幅を持っている。入出 カコントロール回路は、データ/アドレスバスを経由し てコマンド、データ及びアドレスを外部の回路から受け 取り、あるいは外部の回路へと送出する。コマンドレジ スタは、入出力コントロール回路が外部の回路から受け 取ったコマンドをビット列として保管する。制御回路 は、コマンドレジスタに保管されたコマンドにより指定 される通りに、NANDフラッシュメモリN-kの内部 の動作を制御する。ステータスレジスタは、制御回路が 行った制御の結果を外部の回路へ通知する。動作ロジッ クコントロール回路は、外部の回路から供給される信号 に応答して入出力コントロール回路及び制御回路の動作 を制御する。なお、動作ロジックコントロール回路は、 ライトイネーブル端子、アドレスラッチイネーブル端 子、リードイネーブル端子、コマンドラッチイネーブル 端子、レディー端子を備えている。メモリセルアレイ は、後述する複数のメモリセルより構成される。データ レジスタは、メモリセルに読み書きされる対象のデータ を保管する。アドレスレジスタは、メモリセルアレイに 読み書きされる対象のデータの位置(アドレス)を記憶 する。ローアドレスバッファ、ローアドレスデコーダ、 カラムバッファ及びカラムデコーダは、アドレスレジス タが記憶する複数ビットのアドレスを、メモリセルを特 定する行及び列へと変換し、このメモリセルを選択す る。

【0025】NANDフラッシュメモリN-kの各メモリセルは、1バイトの記憶容量を有する。これらのメモリセルは、論理的には、たとえば、図3に示すように、縦131072行、横528列のマトリクス状に配置されている。従って、NANDフラッシュメモリN-kは全体としてはほぼ69.2メガバイトの記憶容量を有する。

【0026】メモリセルのマトリクスの各行は、図示するように、528バイトの記憶容量を有するページを構成する。各ページに含まれるメモリセルには、連続的に1から528までの番地が与えられている。また、各ページは、先頭から32ページ単位で1つのブロックを構成する。各ブロックは16キロバイトの記憶容量を有し、記憶領域全体は、4096個のブロックから構成されている。各々のブロックに属するページには、連続的

に1から32までのページアドレスが与えられている。 【0027】また、各ページは、図示するように、先頭から512バイトの領域を占めるデータ領域と、末尾16バイトを占める冗長部とから構成される。読み書き対象のデータのアドレス(物理アドレス)は、例えば26ビットのビット列より構成される。物理アドレスの下位9ビットは、このデータが読み書きされるメモリセルがある列の位置(列位置)を、残りの上位17ビットは、このメモリセルがある行の位置(行位置)を示す。列位置の範囲は1~512であり、行位置の範囲は1~131072である。

【0028】行位置を示す17ビットのうち例えば下位5ビットは、このメモリセルを含むブロック内でこのメモリセルが属するページの位置(ページ位置)を、残りの上位12ビットは、このブロックの位置(ブロック位置)を示す。ページ位置の範囲は1~32であり、ブロック位置の範囲は1~4096である。

【0029】フラッシュメモリN-kは、データを読み書きするとき、通常、列位置「0」を示すアドレスを記憶し、ページの先頭からデータを読み書きする。こうする結果、フラッシュメモリN-kは、データ領域の先頭からデータを読み書きする。データ領域には、ユーザが利用するユーザデータや、NANDフラッシュメモリN-kにアクセスする外部の装置が実行するデバイスドライバなど、任意のデータが格納される。

【0030】一方、各々のページの冗長部には、後述する処理に従い、当該ページのデータ領域に格納されているデータ(ユーザデータやデバイスドライバなど)の内容が破壊されていないことを確認するためのエラーチェックコードが格納され、更に、エラーフラグが格納される。エラーフラグは各ブロックのすべてのページに格納される必要はなく、例えば各ブロックの先頭のページ(つまり、1ページ目)の冗長部のみに格納されてもよい。

【0031】エラーフラグは、このエラーフラグが格納されているブロックが、データを正常に格納可能なブロック(良品ブロック)であるか、良品ブロックでないブロックすなわち不良ブロックであって、NANDフラッシュメモリNーkの製造者等によって出荷前に不良と判断されたブロック(初期不良ブロック)であるか、不良ブロックであって、NANDフラッシュメモリNーkの使用中にデータの正常な格納ができないと判断されたブロック(後発不良ブロック)であるか、を示すデータである。

【0032】ただし、エラーフラグは、例えば特願2001-076945で開示されているように、冗長部に格納された他のフラグと組み合わせて、データ領域にあるデータの属性を示すために用いてもよい。

【0033】なお、良品ブロックを示すエラーフラグの 値は、データの消去を行わず単に上書きすることにより 後発不良ブロックを表す値へと更新可能となるように選ばれている。具体的には、例えばエラーフラグが1バイト(8ビット)のビット列より構成されるものとし、このビット列のうち値「1」を示すビットが7ビット以上あるときエラーフラグは良品ブロックを示すものとし、2ビット以上6ビット以下のときは後発不良ブロックを示すものとし、値「0」を示すビットが7ビット以上のときは初期不良ブロックを示すものとすればよい。このように定められていれば、冗長部のメモリセルの記憶値を消去せず「1」から「0」へ上書きすることにより、良品ブロックを示すエラーフラグを、後発不良ブロックを表すよう更新できる。

【0034】NANDフラッシュメモリN-kは、デー タの読み出しを指示されたとき、読み出しを指示された 行のデータを、先頭からメモリセル1個分(すなわち、 1バイト)ずつ528回に分けて読み出し、データ/ア ドレスバスから順次供給する機能を有する。なお、デー タの読み出しの指示は、たとえば、データ/アドレスバ スにリードコマンドを供給し、次にデータ/アドレスバ スに読み出し対象の先頭のメモリセルを指定する物理ア ドレスとなるアドレスビット列(ブロックアドレス、ペ ージアドレス及び列アドレスを組み合わせたもの)を供 給し、NANDフラッシュメモリN-kが指定された1 ページ分(または、指定されたページのうち指定された 列アドレス以降)のデータをデータレジスタに保管して レディー信号をアクティブレベルにしたことを確認後、 リードイネーブル端子にリードイネーブル信号を供給す ることにより行う。

【0035】また、NANDフラッシュメモリN-kは、記憶内容の消去をブロック単位で行う。NANDフラッシュメモリN-kは、ブロックの記憶内容を消去するよう指示する消去コマンドに続いて、記憶内容を消去する対象のブロックのアドレスを供給され、さらに消去実行コマンドを供給されると、当該ブロックに含まれるすべてのメモリセルの記憶内容をリセットする(具体的には、各メモリセルの記憶値を「1」とする)。

【0036】一方、NANDフラッシュメモリN-kは、データ/アドレスバスに所定のストアコマンドが供給されると、ライトイネーブル端子に供給される後述のWE(Write Enable)信号と、アドレスラッチイネーブル端子に供給される後述のALE(Address Latch Enable)信号との双方がいずれもアクティブレベルに達した時点を検知する。そして、検知した時点にデータ/アドレスバスに供給されているアドレスデータを、データ書き込み対象の物理アドレス(詳しくは、ブロックアドレス、ページアドレス、及びページ内の先頭バイトを表す列アドレスを組み合わせたアドレスビット列)の一部を表すビット列としてラッチする。そして、ビット列を4回ラッチすると、その後、ALE信号が非アクティブレベルの状態でWE信号がアクティブレベルに達する毎

に、データ/アドレスバスに供給された書き込み対象の データを、NANDフラッシュメモリN-kのデータレ ジスタに、1バイトずつ記憶する。

【0037】1ページ分の書き込み対象のデータがデータレジスタに記憶された後、データ/アドレスバスに所定のライトコマンド(又はプログラムコマンド)が供給されると、NANDフラッシュメモリNーkは、データレジスタに保管されている書き込み対象のデータを、ラッチした4個のビット列により表されるデータ書き込み対処の物理アドレスが示すメモリセル以降のメモリセルに記憶する。

【0038】(第1の実施の形態の動作)次に、このフラッシュメモリ書込装置の処理を、図4を参照して説明する。図4は、データ書き込みの処理を示すフローチャートである。

【0039】このフラッシュメモリ書込装置がデータ書き込みの処理を開始すると、まず、NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nにデータ読み出しを指示し、NANDフラッシュメモリN-1~N-nの記憶領域の冗長部に格納されているエラーフラグを読み出す。そして、NANDフラッシュメモリコントローラCNが読み出したエラーフラグが示す値に基づき、NANDフラッシュメモリN-1~N-nの記憶領域内のすべての良品ブロックのブロックアドレスを表すデータ(テーブル)を作成し、記憶する(図4、ステップS1)。

【0040】次に、NANDフラッシュメモリコントローラCNは、変数DATA#の使用を宣言する(つまり、変数DATA#の値を格納するための記憶領域を自己の記憶部が備える揮発性記憶装置の記憶領域内に確保する)。そして、変数DATA#に値「0」を格納する(ステップS2)。

【0041】さらにNANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nに書き込む1ブロック分のデータを格納するための記憶領域を自己の記憶部が備える揮発性記憶装置の記憶領域内に確保し、図示しない記憶制御用の回路を制御することによって、1ブロック分の書き込みデータを、確保した記憶領域(データ保管領域)に収納する(ステップS3)。

【 0 0 4 2 】次に、NANDフラッシュメモリコントローラCNは、変数DATA#の値を1だけインクリメントする(ステップS4)。次いで、NANDフラッシュメモリコントローラCNはテーブルを参照し、変数DATA#の現在の値dに基づいて、NANDフラッシュメモリN-1~N-nのどのブロックにデータを書き込むかを決定する(ステップS5)。

【 0 0 4 3 】 ステップ S 5 の処理を更に具体的に説明すると、 N A N D フラッシュメモリコントローラ C N はまず、テーブルを参照し、 N A N D フラッシュメモリ N ー

k (kは1以上n以下の任意の整数) について、ブロックアドレスがd番目に小さい良品ブロックのブロックアドレスを特定する。

【0044】次に、NANDフラッシュメモリコントローラCNは、変数PAGE#の使用を宣言する(つまり、変数PAGE#の値を格納するための記憶領域を自己の記憶部が備える揮発性記憶装置の記憶領域内に確保する)。そして、変数PAGE#に値「0」を格納する(ステップS6)。

【0045】さらにNANDフラッシュメモリコントローラCNは、データ保管領域に収納されている1ブロック分のデータのうち、変数PAGE#が示すページに格納されるべき部分の先頭が収納されているアドレスを特定する(ステップS7)。

【0046】次に、NANDフラッシュメモリコントローラCNは、バスB1を介してNANDフラッシュメモリN-1~N-nのデータ/アドレスバスにストアコマンド(Coms)を送出することにより、NANDフラッシュメモリN-1~N-nに、NANDフラッシュメモリN-1~N-nのデータレジスタへ書き込み対象のデータの1ページ分を格納する準備をさせる。

【0047】続いて、NANDフラッシュメモリコントローラCNは、変数DATA#によって特定したプロックアドレス、変数PAGE#によって特定したページアドレス、及びページ内の先頭を表す列アドレスを組み合わせたアドレスビット列(物理アドレス)を、4回に分けてNANDフラッシュメモリN-kにアドレスをラッチさせるため、物理アドレスの一部を構成するビット列をデータ/アドレスバスに送出し、この状態で更に、アドレスラッチイネーブル信号線B2-kを介してNANDフラッシュメモリN-kにアクティブレベルのALE信号を供給し、また、バスB1を介して、NANDフラッシュメモリN-1~N-nにアクティブレベルのWE信号を供給する。

【0048】NANDフラッシュメモリNーkは、自己に供給されるALE信号及びWE信号の両方がアクティブレベルとなった時点にデータ/アドレスバスに送出されているデータを、物理アドレスの一部を表すビット列としてラッチする。

【0049】すなわち、たとえば図5に示すように、ストアコマンド(図5で「Coms」として示すデータ)が送出された後、NANDフラッシュメモリN-1にラッチさせるべきビット列のひとつ(図5で「add(1)」として示すデータ)をラッチさせる場合は、WE信号及びアドレスラッチイネーブル信号線B2-1に供給されるALE信号(図5で「ALE信号(B2-1)」として示す信号)が両方アクティブレベル(図5で破線により示す信号レベル)に達する時点において、

このビット列(「add(1)」)がバスB1に送出されているようにする。

【0050】同様に、NANDフラッシュメモリN-kにラッチさせるべきビット列のひとつ(図5で「add(k)」として示すデータ)をラッチさせる場合は、WE信号及びアドレスラッチイネーブル信号線B2-kに供給されるALE信号(図5で「ALE信号(B2-k)」として示す信号)が両方アクティブレベルに達する時点においてビット列「add(k)」がバスB1に送出されているようにする。

【0051】なお、NANDフラッシュメモリコントローラCNは、複数のNANDフラッシュメモリにラッチさせるビット列が共通する場合、なるべくこの共通するビット列が同一のタイミングでこれらのNANDフラッシュメモリにラッチされるよう、各ビット列の送出のタイミングを調整するものとする。

【0052】具体的には、たとえば図5に示すように、NANDフラッシュメモリN-1及びN-nに共通にラッチさせるべきビット列(図5で「add(n)」として示すデータ)をラッチさせる場合は、WE信号と、ALE信号(B2-1)と、アドレスラッチイネーブル信号線B2-nに供給されるALE信号(図5で「ALE信号(B2-n)」として示す信号)とがいずれもアクティブレベルに達する時点においてビット列「add(n)」がバスB1に送出されているようにする。

【0053】より具体的に、例えば、書き込み対象のデ ータの物理アドレスが26ビットのビット列からなり、 このビット列の下位9ビットがデータを書き込む対象の 先頭のメモリセルの列位置(1~512)を示し、上位 17ビットがこのメモリセルの行位置(1~13107 2) を示すとする。また、行位置を示す17ビットのビ ット列の下位5ビットがこのメモリセルのページ位置 (1~32) を示し、上位12ビットがブロック位置 (1~4096) を示すとする。そして、データを書き 込む対象のメモリセルの列位置の下位8ビットがn個の NANDフラッシュメモリすべてに共通しており、ま た、ブロック位置の上位10ビットもNANDフラッシ ュメモリすべてに共通しているとする。また、メモリセ ルの列位置の上位1ビット、ページ位置を示す5ビット 及びブロック位置の下位 2 ビットについては、値が共通 であるNANDフラッシュメモリの組が3組あるとす る。この場合、NANDフラッシュメモリコントローラ CNは、例えば、(1) 第1回目は、データを書き込 む対象のメモリセルの列位置の下位8ビットをn個のN ANDフラッシュメモリすべてに共通して送出し、

(2) 第2回目~第4回目では、このメモリセルの列位置の上位1ビットと、ページ位置5ビットと、ブロック位置の下位2ビットとを、これらの値が共通であるNANDフラッシュメモリの組毎に1回ずつ、合計3回にわたって送出し、(3) 第5回目は、ブロック位置の

上位10ビットのうちの8ビットをすべてのNANDフラッシュメモリに共通して送出し、(4) 第6回目は、ブロック位置を示すビット列の残り2ビットを、すべてのNANDフラッシュメモリに共通して送出する、等の手法で、各ビット列の送出のタイミングを調整する。

【0054】 このようなタイミングの調整を行うことにより、NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nに物理アドレスをラッチさせるために費やす時間を短縮する。

【0055】なお、ビット列の送出タイミングを説明するために上述した具体的な数値は、この実施の形態の理解を容易にするために例示したものであって、数値の組み合わせは上述したものには限定されない。

【0056】続いて、NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N- nにデータを書き込むため、データ保管領域に収納されている1ブロック分のデータのうちアドレスが特定された先頭位置以降の1ページ分のデータを先頭から1バイトずつ順次データ/アドレスバスに送出し、1バイト送出する毎に、NANDフラッシュメモリN-1~N-nにアクティブレベルのWE信号を供給する。この結果、NANDフラッシュメモリN-1~N-nは、各自のデータレジスタに1ページ分のデータを保管する。

【0057】次に、NANDフラッシュメモリコントローラCNは、バスB1を介してNANDフラッシュメモリN-1~N-nのデータ/アドレスバスにライトコマンド(図5で「Comw」として示すデータ)を送出する。NANDフラッシュメモリN-1~N-nの制御回路は、ライトコマンドを受け取ると書き込み動作を開始し、レディー信号を非アクティブ状態にする。この結果、NANDフラッシュメモリN-1~N-nは、各自が最も新しくラッチした物理アドレスが示すページのメモリセルに、データレジスタに保管している書き込み対象のデータ1ページ分を記憶する(ステップS8)。

【0058】NANDフラッシュメモリN-1~N-nの各制御回路は、1ページ分のデータをデータレジスタからメモリセルに書き込むとき、データの書き込みの成否を検査しながら書き込みを行う。具体的には、例えば、メモリセルの記憶内容とデータレジスタの記憶内容とを比較して、データが所定の時間内または所定回数以内の書き込み動作で正しくメモリセルにデータが記憶されたか否かを検査する。正しく記憶されなかった場合はデータ書き込み失敗(Fail)を示し、正しく記憶された場合はデータ書き込み成功(Pass)を示すステータスビットをステータスレジスタに格納する。そして、1ページ分のデータの書き込みを終了すると、レディー信号をアクティブ状態にする。

【0059】NANDフラッシュメモリコントローラC Nは、NANDフラッシュメモリN-1~N-nすべて のレディー信号がアクティブ状態になったことを確認 し、バスB1を介して、NANDフラッシュメモリNー 1~N-nのデータ/アドレスバスにステータスリード コマンドを送出する。

【0060】次に、NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリNーkのリードイネーブル信号をアクティブ状態にして、NANDフラッシュメモリNーkのステータスレジスタを記憶内容を読み取る。

【0061】NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nのすべてについて上述の動作によりステータスレジスタの記憶内容を読み取り、処理をステップS10に移す(ステップS9)。

【0062】NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nのすべてのステータスレジスタの記憶内容が、に書き込み成功(具体的には、例えば、ステータスレジスタ内の「Pass」を表す特定のビットが所定のアクティブ状態になっている場合)であれば、処理をステップS11に移す。

【0063】一方、NANDフラッシュメモリN-1~N-nのいずれかのステータスレジスタの記憶内容が、に書き込み失敗(具体的には、例えば、ステータスレジスタ内の「Pass」を表すビットが非アクティブ状態になっている場合)であれば、該当するNANDフラッシュメモリのブロックが後発不良であるとして処理をステップS13に移す(ステップS10)。

【0064】ステップS11で、NANDフラッシュメモリコントローラCNは、変数PAGE#の値に基づき、NANDフラッシュメモリN-1~N-nに最後にデータを書き込んだページが、ブロックの末尾のページであるか否かを判別する。

【0065】具体的には、例えばNANDフラッシュメモリN-1~N-nの各々のブロックが32個のページからなる場合、変数PAGE#の値が「31」未満であれば、現在書き込み対象であるブロックにまだデータが書き込まれていないページがあると判断し、処理をステップS16に移す。一方、変数PAGE#の値が「31」であれば、最後にデータを書き込んだページが、現在書き込み対象であるブロックの末尾のページであると判断し、処理をステップS12に移す。

【0066】ステップS16で、NANDフラッシュメモリコントローラCNは、変数PAGE#の値を1だけインクリメントすることにより次のページにデータを書き込む準備をして、処理をステップS7へ移す。

【0067】ステップS12で、NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nに書き込むべきデータがすべて書き込まれたか否かを判別し、書き込まれていないと判別すれば処

理をステップS3に戻し、書き込まれたと判別すれば、 データ書き込みの処理を終了する。

【0068】ステップS13で、NANDフラッシュメモリコントローラCNは、書き込み失敗となったNANDフラッシュメモリ(以下では、このNANDフラッシュメモリはNANDフラッシュメモリN-kであるものとして説明する)のブロックを後発不良ブロックと特定する。また、ステップS8で最も新しく書き込みを行ったページを表す変数PAGE#の値を特定する。

【0069】次に、NANDフラッシュメモリコントローラCNは、データが正常に書き込まれなかったNANDフラッシュメモリNーkのページを含むブロック内の各ページの冗長部に、このブロックが後発不良ブロックであることを示すエラーフラグを書き込む。ただし、このブロックのすべてのページにエラーフラグを書き込む代わりに、このブロックの先頭のページの冗長部のみにエラーフラグを書き込むようにしてもよい。こうすることにより、このブロックが後発不良ブロックであることを示すようにする書き込みの時間を短縮することができる。

【0070】続いて、NANDフラッシュメモリコントローラCNは、データが正常に書き込まれなかったNANDフラッシュメモリN-kのブロックを表すデータを除外する形で、テーブルを更新(あるいは再度作成)する(ステップS14)。

【0071】続いて、NANDフラッシュメモリコントローラCNは、更新(又は再度作成)されたテーブルに基づいて、NANDフラッシュメモリN-kのd番目の良品ブロックとなったブロックを特定し、特定したブロックに、変数DATA#が示すブロックの先頭のページから変数PAGE#が特定するページまでに書き込まれたデータを、ステップS8と同様の処理を行うことにより順次書き込む。そして、NANDフラッシュメモリN-1~N-nの残りのページへの書き込みを行うため処理をステップS11へ移す(ステップS15)。

【0072】以上説明したステップS1~S16の処理が行われる結果、NANDフラッシュメモリN-1~N-nには、互いに同一のデータが書き込まれる。なお、ステップS15で新たに選んだ良品ブロックへの書き込み処理のとき、ページへの書き込み後、ステップS9と同様にして書き込みの成否を検査し、書き込み失敗と判断したときはステップS13以降の処理を再度行うようにしてもよい。こうすると、後発不良ブロックが連続して発生した場合にも代わりのブロックを特定することができ、より効率的な書き込みが行える。

【0073】なお、このフラッシュメモリ書込装置の構成は上述のものに限られない。例えば、NANDフラッシュメモリN-kの各ブロックの大きさは上述の大きさに限られない。例えば、各ブロックは32ページから構成される必要はなく、例えば、各ページの大きさの整数

倍であればよい。また、1個の物理アドレスを構成する ビット列をラッチする回数も上述の回数に限られない。 また、NANDフラッシュメモリN-kが備えるブロッ クの数や、1ページあたりのメモリセルの数や冗長部の 数も任意である。

【0074】また、フラッシュメモリNーkの各ブロックは、更に複数のゾーンへと更に分類されていもよく、各ゾーンにゾーンアドレスが与えられていてもよい。この場合、データ書き込みの処理においてNANDフラッシュメモリコントローラCNが作成(更新、再作成)するテーブルは、NANDフラッシュメモリNー1~Nーnの記憶領域内の良品ブロックのブロックアドレス及びゾーンアドレスを表すデータより構成されているようにすればよい。

【0075】また、NANDフラッシュメモリコントローラCNは、NANDフラッシュメモリN-1~N-nに書き込むデータを、操作者の操作に従って取得したり、あるいは、自己に装着された記録媒体から読み取ることにより取得したり、あるいは通信回線を介して外部のシステムから受信することにより取得するようにしてもよいこの場合、NANDフラッシュメモリコントローラCNは、たとえば、キーボードや、記録媒体からのデータの読み出しを行う記録媒体ドライバ(例えば、フレキシブルディスクドライブ装置やMO(Magneto Opticaldisk)ドライブ装置)や、外部との通信を行うためのシリアルポート等からなる入力部を備えていればよい。

【0076】また、上述のステップS2で変数DATA#に代入する初期値は、必ずしも「0」である必要はなく、例えば、NANDフラッシュメモリN-kの末尾のブロックのブロックアドレスより1だけ大きい数を変数DATA#の初期値としてもよいし、あるいは、NANDフラッシュメモリN-kの末尾のブロックのブロックアドレス以下の任意のオフセット値を変数DATA#の初期値としてもよい。

【0077】また、変数DATA#をインクリメントする代わりにデクリメントする(具体的には、変数DATA#の値を1だけ減少させる)ことも差し支えない。

【0078】また、NANDフラッシュメモリコントローラCNは、たとえば上述のステップS12においてテーブルを参照する等して、NANDフラッシュメモリNー1~Nーnのうちに、データを記憶させることが可能なメモリブロックが残っていないものがあるか否かを判別し、あると判別したとき、データ書き込みの処理を中断するようにしてもよい。こうすることにより、無駄な処理が後続することが避けられる。なお、データ書き込みの処理を中断する対象のNANDフラッシュメモリは、データを記憶させることが可能なメモリブロックが残っていないと案別されたものだけでもよいし、n個のNANDフラッシュメモリN-1~N-nすべてであってもよい。

【0079】また、1ページ分のデータを書き込むとき、上述した動作では、同一ページのデータ領域と冗長部とには、ステップS8及びS15の処理各1回でデータを書き込んでいる。しかし、データ領域及び冗長部のそれぞれについて別個にステップS8~S10及びS13~S15の処理を行うことにより、データを書き込むようにしてもよい。こうすることにより、データ領域の書き込みの成否を検査した後、検査結果(後発不良ブロックであるか否か)に関係なく冗長部にデータの書き込みができる。この手法によれば、NANDフラッシュメモリの冗長部に特殊なフラグなどを書き込んで使用することが容易になる。

【0080】(第2の実施の形態)次に、NANDフラッシュメモリへのデータの書き込みを行う、この発明の第2の実施の形態フラッシュメモリ書込装置を説明する。図6は、このフラッシュメモリ書込装置の構成を示す図である。

【0081】図6に示すように、このフラッシュメモリ書込装置は、NANDフラッシュメモリコントローラCNに代えてNANDフラッシュメモリコントローラCAを備える点と、バスB1に代えてバスB6を備える点と、アドレスラッチイネーブル信号線B2-1~B2-nに代えてライトイネーブル信号線B7-1~B7-nを備える点と、コマンドラッチイネーブル信号線B3-1~B3-nを備えていない代わりに、アドレスラッチイネーブル信号とコマンドラッチイネーブル信号とコマンドラッチイネーブル信号とコマンドラッチイネーブル信号といる点とを除き、図1にテす構成と実質的に同一である。なお、NANDフラッシュメモリA-kの構成は、NANDフラッシュメモリA-kの構成は、NANDフラッシュメモリN-kと実質的に同一である。

【0082】NANDフラッシュメモリコントローラC Aは、バスB6を介して、データを書き込む対象である n個のNANDフラッシュメモリA-1~A-nのデー タ/アドレスバスと、アドレスラッチイネーブル端子 と、コマンドラッチイネーブル端子とに接続されている ものとする。また、NANDフラッシュメモリコントロ ーラCAは、リードイネーブル信号線B4-kを介し て、NANDフラッシュメモリA-kのリードイネーブ ル端子に接続されており、また、レディー信号線B5kを介して、NANDフラッシュメモリA-kのレディ 一端子に接続されており、また、ライトイネーブル信号 線B7-kを介して、NANDフラッシュメモリA-k のライトイネーブル端子に接続されているものとする。 【0083】また、NANDフラッシュメモリA-k は、データ/アドレスバスにストアコマンド(Com s)が供給されると、ライトイネーブル端子に供給され るWE信号がアクティブレベルに達した時点を検知し、 検知した時点にデータ/アドレスバスに供給されている

データを、データ書き込み対象のブロックのブロックア

ドレスの一部を表すビット列としてラッチする。そして、ビット列を4回ラッチすると、その後WE信号がアクティブレベルに達する毎に、データ/アドレスバスに供給された書き込み対象のデータを、ラッチした4個のビット列により表されるブロックアドレスが示すブロックに、1バイトずつ記憶する。

【0084】NANDフラッシュメモリコントローラCAの物理的及び機能的構成は、実行するデータ書き込み処理が後述の通りである点を除き、NANDフラッシュメモリコントローラCNの構成と実質的に同一である。【0085】(第2の実施の形態の動作)図5のフラッシュメモリ書込装置のNANDフラッシュメモリコントローラCA及びNANDフラッシュメモリA-1~A-nが行うデータ書き込みの処理は、図3に示す処理、すなわち図1の構成のNANDフラッシュメモリコントローラCN及びNANDフラッシュメモリN-1~N-nが行う処理と実質的に同一である。

【0086】ただし、ステップS8及びS15でNANDフラッシュメモリコントローラCAは、データを書き込むページの物理アドレスとして特定した物理アドレスをラッチさせるため、この物理アドレスの一部をなすビット列をデータ/アドレスバスに送出し、この状態で更に、バスB6にアドレスラッチイネーブル(ALE)信号を送出すると共に、ライトイネーブル信号線B7-kを介してNANDフラッシュメモリA-kにアクティブレベルのWE信号を供給するものとする。そして、NANDフラッシュメモリA-kは、自己に供給されるALE信号とWE信号とがいずれもアクティブレベルとなった時点にデータ/アドレスバスに送出されているデータを、物理アドレスの一部を表すビット列としてラッチするものとする。

【0087】すなわち、たとえば図7に示すように、ストアコマンド「Coms」が送出された後、NANDフラッシュメモリA-1にラッチさせるべきビット列のひとつ(図7で「add(1)」として示すデータ)をラッチさせる場合は、バスB6のアドレスラッチイネーブル(ALE)信号がアクティブレベル(図7で破線により示す信号レベル)に保持された状態で、ライトイネーブル信号線B7-1に供給されるWE信号(図7で「WE信号(B7-1)」として示す信号)がアクティブレベルに達する時点において、このビット列「add(1)」がバスB6にデータ/アドレス信号として送出されているようにする。

【0088】また、NANDフラッシュメモリA-kにラッチさせるべきビット列のひとつ(図7で「add (k)」として示すデータ)をラッチさせる場合は、バスB6のALE信号がアクティブレベルに保持された状態で、ライトイネーブル信号線B7-kに供給されるWE信号(図7で「WE信号(B7-k)」として示す信号)がアクティブレベルに達する時点において、ビット

列「add(k)」がバスB6にデータ/アドレス信号として送出されているようにする。

【0089】なお、NANDフラッシュメモリコントローラCAも、第1の実施の形態と同様、複数のNANDフラッシュメモリにラッチさせるビット列が共通する場合は、なるべくこの共通するビット列が同一のタイミングでこれらのNANDフラッシュメモリにラッチされるよう、各ビット列の送出のタイミングを調整するものとする。こうすることにより、NANDフラッシュメモリコントローラCAは、NANDフラッシュメモリコントローラCAは、NANDフラッシュメモリA-1~A-nにブロックアドレスをラッチさせるために費やす時間を短縮する。

【0090】すなわち、たとえば図7に示すように、NANDフラッシュメモリA-1及びA-nに共通にラッチさせるべきビット列(図7で「add(n)」として示すデータ)をラッチさせる場合は、バスB6のALE信号がアクティブレベルに保持された状態で、しかも、WE信号(B7-1)と、ライトイネーブル信号線B7-nに供給されるWE信号(図7で「WE信号(B7-n)」として示す信号)とがいずれもアクティブレベルに達する時点において、ビット列「add(n)」がバスB6にデータ/アドレス信号として送出されているようにする。

【0091】なお、このフラッシュメモリ書込装置の構成は上述のものに限られない。例えば、NANDフラッシュメモリA-1~A-nは、ANDフラッシュメモリ(例えば、日立製作所製のHN29W12811など)より構成されていてもよい。

【0092】また、チップイネーブル(CE)信号によってフラッシュメモリの入出力のイネーブル/ディスエーブルを制御する構成を有したフラッシュメモリがある。このようなフラッシュメモリにデータを書き込むため、ALE信号の代わりにCE信号を用いて物理アドレスのラッチを行わせるような構成を有していてもよい。

【0093】また、ALE信号の供給を受けずWE信号のみによって物理アドレスのラッチを制御する構成を有したフラッシュメモリがある。このようなフラッシュメモリにデータを書き込むため、ALE信号を用いずWE信号を用いて物理アドレスのラッチを行わせ、シリアルクロック信号を用いてデータの読み書きを制御する構成を有してもよい。

【0094】その他、本発明の実施の形態に係るフラッシュメモリ書込装置の構成は、本発明の主旨の範囲内で種々応用が可能である。

【0095】以上、この発明の実施の形態を説明したが、この発明のデータ書込装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。具体的には、たとえばNANDフラッシュメモリが接続されたコンピュータに上述のNANDフラッシュメモリコントローラCNの動作を実行するためのプログ

ラムを格納した媒体(フレキシブルディスク、CD-ROM等)から当該プログラムをインストールしたり、ANDフラッシュメモリが接続されたコンピュータに上述のANDフラッシュメモリコントローラCAの動作を実行するためのプログラムを格納した媒体から当該プログラムをインストールしたりすることにより、上述の処理を実行するフラッシュメモリ書込装置を構成することができる。

【0096】また、例えば、通信ネットワークの掲示板(BBS)に当該プログラムを掲示し、これを通信回線を介して配信してもよく、また、当該プログラムを表す信号により搬送波を変調し、得られた変調波を伝送し、この変調波を受信した装置が変調波を復調して当該プログラムを復元するようにしてもよい。そして、当該プログラムを起動し、OSの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。

【0097】なお、OSが処理の一部を分担する場合、あるいは、OSが本願発明の1つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納してもよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能又はステップを実行するためのプログラムが格納されているものとする。

[0098]

【発明の効果】以上説明したように、この発明によれば、不良メモリブロックを含み得る複数の記憶装置に効率的に同一のデータを記憶させるためのデータ書込装置及びデータ書込制御方法が実現される。

【図面の簡単な説明】

【図1】この発明の第1の実施の形態にかかるフラッシュメモリ書込装置の基本構成を示す図である。

【図2】フラッシュメモリの物理的構成を示すブロック 図である。

【図3】フラッシュメモリの記憶領域の論理的構造を示す図である。

【図4】データ書き込みの処理を示すフローチャートである。

【図5】NANDフラッシュメモリコントローラがブロックアドレス及びデータを供給するタイミング示す図である。

【図6】 この発明の第2の実施の形態にかかるフラッシュメモリ書込装置の基本構成を示す図である。


【図7】ANDフラッシュメモリコントローラがブロックアドレス及びデータを供給するタイミング示す図である。

【符号の説明】


CN、CA NANDフラッシュメモリコントロー ラ


 $N-1\sim N-n$, $A-1\sim A-n$ AND D>0

【図1】



【図2】 ステータスレジスタ カラム バッファ アドレスレジスタ カラムデコーダ データレジスタ コマンドレジスタ センスアンブ ラ仆イネーブル端子 WEO-リードイネーブル増子 RE O-動作ロジック コントロール 回路 制御回路 メモリセルアレイ アドレスラッチイネーブル端子 ALEO-コマント・ラッチイネーフ・ル端子 CLEO-レディー端子R O◀ R/B 高電圧発生回路 ///





【図4】

